CY7C1565KV18-500BZXC

CY7C1565KV18-500BZXC 1.8-V सिंक्रोनस पाइपलाइन SRAM आहे, QDR II+ आर्किटेक्चरने सुसज्ज आहे. QDR II आर्किटेक्चर प्रमाणेच, QDR II+ आर्किटेक्चरमध्ये दोन स्वतंत्र पोर्ट असतात: मेमरी अॅरेमध्ये प्रवेश करण्यासाठी रीड पोर्ट आणि राइट पोर्ट. डेप्थ विस्तार पोर्ट सिलेक्ट्ससह पूर्ण केला जातो, ज्यामुळे प्रत्येक पोर्ट स्वतंत्रपणे ऑपरेट करणे शक्य होते.

रीड पोर्टमध्ये रीड ऑपरेशन्सला समर्थन देण्यासाठी समर्पित डेटा आउटपुट आहेत आणि लेखन पोर्टमध्ये लेखन ऑपरेशनला समर्थन देण्यासाठी समर्पित डेटा इनपुट आहेत. QDR II+ आर्किटेक्चरमध्ये सामान्य I/O उपकरणांसह अस्तित्त्वात असलेल्या डेटा बसला 'टर्नअराउंड' करण्याची गरज पूर्णपणे काढून टाकण्यासाठी स्वतंत्र डेटा इनपुट आणि डेटा आउटपुट आहेत.

प्रत्येक पोर्टवर कॉमन अॅड्रेस बसद्वारे प्रवेश केला जातो. वाचन आणि लिहिण्यासाठी पत्ते इनपुट (K) घड्याळाच्या पर्यायी वाढत्या कडांवर जोडलेले आहेत. QDR II+ रीड आणि राइट पोर्टचे प्रवेश एकमेकांपासून पूर्णपणे स्वतंत्र आहेत. डेटा थ्रूपुट वाढवण्यासाठी, दोन्ही वाचन आणि लेखन पोर्ट DDR इंटरफेससह सुसज्ज आहेत.

प्रत्येक पत्त्याचे स्थान चार 36-बिट शब्दांशी संबंधित आहे (CY7C1565KV18) जे अनुक्रमे डिव्हाइसमध्ये किंवा बाहेर फुटतात. दोन्ही इनपुट घड्याळांच्या (K आणि K) प्रत्येक वाढत्या किनार्यावर डेटा डिव्हाइसमध्ये आणि बाहेर हस्तांतरित केल्यामुळे, बस â टर्नअराउंड्सâ काढून टाकून सिस्टम डिझाइन सुलभ करताना मेमरी बँडविड्थ कमाल केली जाते.

उत्पादन वैशिष्ट्ये